# (2) Japanese Patent Laid-Open Gazette No. 11-055145 (1999) "Integrated Circuit for Transceiver"

ŧę.

The following is English translation of an extract from the above-identified document relevant to the present application.

This circuit is formed by integrating a frequency-converting block for the tuner part of television broadcasting or the like and a PLL block for controlling a local oscillation frequency on the same chip. In this case, the positive and negative power supply terminals of an analog part 22 as the frequency converting block and a digital part 23 as the PLL block are respectively separated, and the analog part 22 and the digital part 23 are separated by providing respective negative side power supply terminals 25 and 27 for the analog and digital, reference potential terminal 38 independent of ground patterns 29 and 33, and reference potential pattern 36 connected to a semiconductor substrate 11 on a semiconductor substrate 21 at the border section of the analog part 22 and the digital part 23. Thus, the effects of the noise at the digital part 23 on the analog part 22 is suppressed.



(19) 日本回铃饼庁(JP)

## (12) 公 關 特 許 公 類 (A)

**令(11) \$(11)** 

(43)公口日 平成11年(1999)2月26日

(51) Int CL°

CENCE

FI

HO4B 1/38

HO1L 27/04

21/822

HO3L 7/08

# HO3L 7/08

HO4B 1/38

HO1L 27/04

守立口水 未口水 日永辺のひち OL (全 5 口)

(21)出口公分

(22)出口日

**韓回平9-211598** 

平成9年(1997)8月6日

(71)出國人 000002185

ソニー株式会社

文章品品川区北岛川6丁目7日35号

(72) 党贸订 山口 区域

京京品川区北島川6丁目7日35号 ソニ

一株式会社内


(74)代型人 分型士 即门 日则

(54) 【兕牙の名母】 数量回収用分配回路

(57)【豆约】

【以四】 アナログ回路とデジタル回路とを同一のチッ ブ上に窥和化した場合、デジタル回路の信号が雑音とし てアナログ回路に以びごを与えることになる。

【解決手段】 テレビジョン放送などのチューナ部に使 用される周波弦変換ブロックと局部発振周波弦を刷御す るためのPLLブロックを同一チップ上に臭殺化してな る泉和回路において、周波改変換ブロックであるアナロ グ部22とPLLブロックであるデジタル部23の正・ 負の公認粒子を各々分け、かつアナログ部22とデジタ ル部23の境界部分の半辺体芸板21上に、アナログ用 およびデジタル用の各負別で認始子25.27およびグ ランドバターン29,33とは独立した基礎公位如子3 8 および半辺体基板2 1 に接続された基切写位パターン 36を設けてアナログ部22とデジタル部23とを分位 し、アナログ部22に対するデジタル部23の雑音の影 切を抑閉する。



#### 【特許的水の箆囲】

前記アナログ部に①力を供給する第1の②源供給手段 と、

前記デジタル部に①力を供給する第2の①源供給手段 と、

前配半却体益板上の前配アナログ部と前配デジタル部との均界部分に、前配第1、第2の電源供給手段とは独立して設けられた基準電位付与手段とを仰えたことを特徴とする送受信扇用具似回路。

【酌求項3】 前記アナログ部は、受信協部分に使用される周波強変換プロックであり、

前記デジタル部は、前記周波数変換ブロックに供給する 局部発振周波弦を図録するためのPLL回路であること 20 を特徴とする約求項 1 記述の送受信似用枲根回路。

【前求項4】 前記デジタル部は、エミッタ結合論理回路および貫流注入論理回路からなることを特徴とするい 求項1記録の送受保領用採損回路。

### 【発明の詳細な説明】

#### [0001]

【発明の以する技術分野】本発明は、送受借協用象和回路に関し、特にアナログ部とデジタル部とを同一の半導体基板(チップ)上に象額化してなる送受信報用象和回路に関する。

#### [0002]

【従来の技術】従来、例えばテレビジョン放送のチューナ部分は、周波改変換用発振器、ミキサかよび中間周波 均恒器を一つに京とめた周波改変換ブロック用の暴和回路と、上記周波設変換用発振器に供給する局部発振周波 改を希望受信周波改化応じて制御するためのPLL(Pha se Locked Loop) 回路用の泉和回路の2つの泉和回路によって松成されていた。ところが、今後は、液晶テレビ 等の和型・小型化、パーソナルコンピュータへのテレビチューナの内蔵化の傾向に伴い、又不要辐射(発振信号の温洩)の点から、2つの泉積回路を1つの泉積回路に まとめることが要求されている。

#### [0003]

【発明が解決しようとする誤題】しかしながら、周波数 変換ブロック用の製積回路はアナログ回路によって初成 され、PLL回路用の臭積回路はデジタル回路によって 50

切成されており、との場合、アナログ回路は50~85 0MH 2 で助作する高周波/高級宜/低熾音が夏求されるが、デジタル回路と同一のチョブ上に泉和化した際 に、デジタル回路の信号が維音としてアナログ回路に忌 彫むを与えることになるため、これをどのようにして防ぐかが即風である。

[0004] 本発明は、上記製型に値みてなされたものであり、その目的とするところは、アナログ回路とデジタル回路の同一チップへの混成化に際して、両回路の相互干渉を抑えるようにした送受信息用規則回路を提供することにある。

#### [0005]

【図四を解決するための手段】卒発明による選受個は用 泉積回路は、アナログ部とデジタル部とを同一のチップ 上に録和化するに当り、アナログ部には力を供給する解 1の包録供給手段と、デジタル部には力を供給する解2 のは源供給手段と、チップ上のアナログ部とデジタル部 との税界部分に、第1、第2のは源供給手段とは独立し て設けられた基準管位付与手段とを仰えた初成となって いる

【0006】上記和成の送受信息用具和回路において、アナログ部およびデジタル部には、互いに独立した第1、第2の母源供給手段によって別々に母力が供給される。そして、アナログ部とデジタル部は、チップ上に設けられた基準母位付与手段によって分類されていることから、デジタル部で発生した雑音はアナログ部には回り込まずに、当該基準母位付与手段を経由して外部の基準母位点(例えば、グランド)へ出力される。

#### [0007]

30 【発明の実施の形態】以下、本発明の突施の形態について図面を登照しつつ詳細に説明する。

[0008] 図1は、本発明が適用される例えばテレビジョン放送のチューナ部の如成を示すブロック図である。図1において、アンテナ11で受信されたテレビ環波は、パンドパスフィルタ12、高周波増如器13およびパンドパスフィルタ14を経てミキサ15の一方の入力となる。また、ミキサ15の他方の入力として、発振器18から出力される局部発振風波弦が供給される。

【0009】発振器16から出力される局部発振用被弦は、PLL回路17によって希望受付周波弦に応じて閉御される。ミキサ15は、高周波均唱器13で均如された高周波テレビ信号を、発振器16から出力される局部免振周波弦と混合することによって58.75MHzの映像中間周波弦(1F)信号として取り出す。この映像中間周波数信号は、中間周波均幅器18を介して映像较波回路(図示せず)に供給される。

【0010】上記桁成のテレビション放送のチューナ部において、通常、ミキサ15、発振器16および中間周波増幅器18からなる周波数変換ブロックはアナログ回路によって構成され、PLL回路17はデジタル回路に

3

よって柳成される。本発明では、アナログ回路であるミキサ15、発振器18および中間周波増幅器18と、デジタル回路であるPLL回路17とを、同一の半導体基板(チップ)上に呉和化しようとするものである。

(0011) 図2は、本発明の一実施形態を示すチップのレイアウトバターンの侵略断面図である。図2において、例えばP型の半辺体基板(チップ)21上には、例えば中央付近を境界として、アナログ部22とにはミキサ部23とが指域されている。アナログ部22にはミキサ15、発援録16および中間周波増明器18からなる周波数変換プロックが形成され、デジタル部23にはPLし回路17が形成される。そして、アナログ部22に対して口力を供給する正即口辺蟾子24および負側で温端子25が、またデジクル部23に対して電力を供給する正側口辺蟾子26および負側で温端子27がそれぞれ別々に設けられている。

【0012】アナログ用の正側公認虹子24および負側 は海蝎子25は、アナログ部22の領域内にA1(アル ミニウム)配線されている包級パターン28およびグラ ンドパターン29にそれぞれコンタクトがとちれたパッ ド30、31に対してワイヤボンディングによって接続 されている。同域に、デジタル用の正側で源鉱子26お よび負側に返端子27は、デジタル部23の領域内にA 1配線されている公録パターン32およびグランドパターン33にそれぞれコンタクトがとちれたパッド34、 35に対してワイヤボンディングによって接続されている。

【0013】文た、半導体基板21上のアナログ部22とデジタル部23の京界部分には、アナログ用のグランドパターン2日およびデジタル用のグランドパターン3303とは独立した基準で位パターン36がA1配線されている。この選却で位パターン36は、その下方に例えばイオン注入によって形成されたP・不純物門37とコンタクトがとちれることによって半辺体基板21と接続されている。また、基準電位パターン36に対して基準で位(例えば、グランドレベル)を付与する基準に位端子37が設けられている。

【0014】との基礎で位約子37は、基礎で位バターン36にコンタクトがとられたバッド39に対してワイヤボンディングによって接続されており、デジタル用の負側で孤始子27と共に外部のデジタル用グランドに接続される。なお、アナログ用の負側で孤婚子25は、デジタル用グランドとは独立した外部のアナログ用のグランドに接続される。

(0015)上述したように、テレビジョン放送のチューナ部に使用される周波徴変換ブロックと同部発振周波数を削御するためのPLLブロックを同一チップ上に集積化してなる集積回路において、周波数変換ブロックであるアナログ部22とPLLブロックであるデジタル部23の正・負の電源端子を各々分け、かつアナログ部2

2とデジタル部23の境界部分の半導体基板21上に、アナログ用およびデジタル用の各負例で減粒子25.27 およびグランドパターン29.33とは独立した基準で位端子38および半導体基板21に接続された基準で位パターン36を設けたことで、アナログ部22に対するデジタル部23の雑音の影響を抑制することができる。

[0016] すなわち、アナログ部22とデジタル部23を混成した泉和回路において、デジタル部23のカウンター等によって発生したデジタル键音で流は、トランジスタ等の寄生容量を介して半却体基板21に温れ、当該基板21を介してアナログ部22に回り込むが、アナログ部22とデジタル部23の間にインピーダンスの低い基準電位パターン36を設けたことにより、デジタル部23で発生し、トランジスタ等の寄生容量を介して半期体基板21に掘れたデジタル雑音電流は、基準写位端子37に接続された基準電位パターン36に随い上げられ、外部の基準で位点(例えば、グランド)に出力される。したがって、デジタル部23で発生したデジタル雑音で流は、アナログ部22に窓段でを及ばさないため、良好な母気的特性が得られる。

【0017】ところで、デジタル部23であるPLL回路17は、図3に示すように、位相比较疑(PD)41と、ループフィルタ42と、包圧制御発振器(VCO)43と、分周器44とから構成されている。このPLL回路17からなるデジタル部23は、上途した真和回路化化当たっては、エミッタ結合論理回路および電流注入論理回路によって構成される。

【0018】図4に、エミッタ結合的理回路(A)およびで流注入論理回路(B)の回路組成の一例(インバータ)を示す。図4(A)において、エミッタ結合)登回路は、エミッタが共通に接続された一対のNPNトランジスタQ1、Q2と、これらトランジスタQ1、Q2のエミッタ共通接続点とグランドとの間に接続された定じ流派11と、トランジスタQ1、Q2の各コレクタと窓源Vccの間に接続された抵抗R1、R2とからなる登山対である。

【0019】図4(B)において、②流注入為理回路は、②紅Vででに一端が接続された抵抗R3と、この抵抗R3の他端にエミッタが接続されかつベースが接地されたPNPトランジスタQ3と、このトランジスタQ3のコレクタにベースが接続されかつエミッタが接地されたNPNトランジスタQ4とからなり、トランジスタQ4とからなり、トランジスタQ4のコレクタから出力が導出される根成となっている。【0020】このデジタル部23において、エミッタ結合論理回路については、図4(A)に示すようにすべて差功型にし、かつ論理振幅を小さく設定する。論理振幅を小さく、差助型にすることにより、アナログ部22において発生した高周波アナログ信号による論理回路の誤功作を防ぐことができ、また高い周波致成分を含んでい

5

る方形波のようなデジタル信号が、トランジスタQ1. Q2の寄生容ΩCoを介して半辺体基板21へ凝れるの を防いでいる。

【0021】図5に、エミッタ結合偽理回路として、P LL回路の例えば分周裂44(図3を參照)の一部を収 成するデータフリップ・フロップの回路例を示す。

【0022】図5において、トランジスタQ11、Q1 2の各エミッタが共辺に接続され、これらトランジスタ Qll. Ql2の各ペースがD入力、XD入力となる。 また、トランジスタQ13、Q14の各エミッタが共逼 に接続され、トランジスタQ13のコレクタおよびトラ ンジスタQ14のベースがトランジスタQ11のコレク タと接였点aで接続され、さらに抵抗R11を介して団 源Vecに接続されている。 同様に、トランジスタQ1 4のコレクタおよびトランジスタQ13のベースがトラ ンジスタQ12のコレクタと接続点bで接続され、さら に抵抗R 12を介して口額Vccに接続されている。 【0023】接線点a. bにはトランジスタQ15. Q 16の各ペースが接続され、これらトランジスタQ1 5. Q16の各エミッタが共通に接続されている。ま た、トランジスタQ17,Q18の各エミッタが共通に 接続され、トランジスタQ17のコレクタおよびトラン シスタQ18のベースがトランジスタQ15のコレクタ と接続点cて接続され、さらに抵抗R 1 3 を介して電源 Vccに接娘されている。同様に、トランジスタQ18 のコレクタおよびトランジスタQ17のペースがトラン ジスタQ16のコレクタと接続点dで接続され、さらに 抵抗R14を介して公御Vccに接続されている。 そし て、接続点c.dからQ出力およびXQ出力が導出され る。

【0024】 また、トランジスタQ11、Q12のエミッタ共通接線点にはトランジスタQ18のコレクタが、トランジスタQ13、Q14のエミッタ共過接線点にはトランジスタQ20のコレクタが、トランジスタQ15、Q16のエミック共通接線点にはトランジスタQ21のコレクタが、トランジスタQ17、Q18のエミッタ共通接線点にはトランジスタQ22のコレクタがそれぞれ接続されている。トランジスタQ19とトランジスタQ20の各エミッタが共通に接続され、トランジスタQ21とトランジスタQ22の各エミッタが共通に接続 40されている。

【0025】そして、トランジスタQ19、Q22の各ペースが共通に接続されてXCK入力となり、トランジスタQ20、Q21の各ペースが共通に接続されてCK入力となる。また、トランジスタQ19、Q20のエミッタ共通接続点には抵抗R15の一般が接続され、トランジスタQ21、Q22の各エミッタ共通接続点には抵抗R16の一盟が接続されている。抵抗R15、R16の各他増には、トランジスタQ23、Q240各コレクタが接続されている。トランジスタQ23、Q24は各50

ベース化所定の直流パイアス電圧Eが印加され、各エミッタと接地間に接続された抵抗R17. R18と共化定 電流 451.52を収成している。

6

【0026】 こてで、エミッタ結合過程回路の代象的な回路である上記初成のデータフリップ・フロップ回路において、定空流級51、52を根成しているトランジスタQ23、Q24の各コレクタに直列に接続された抵抗R15、R16が無い切合を考えると、トランジスタQ23、Q24には奇生容①Coが存在することから、この寄生容①Coを介して半辺体基板へ高周波信号がリークすることになる。

【0028】したがって、半導体基板への高層液化号の リークを抑制できるため、アナログ部22に対するビー ト的音などの憂影管を抑制することができる。なお、本 例では、エミッタ結合論理回路としてデータフリップ・ フロップ回路を示したが、これに限定されるものではな く、粒々の回路和成のエミッタ結合論理回路に適用可能 である。

[0029]なお、上記実施形態においては、テレビジョン放送のチューナ部に迎用した切合について随関したが、これに限定されるものではなく、AM放送、FM放送、短波放送などのチューナ部や、投帯気話の送受仰句 などにも同僚に適用し得るものである。

[0030]

【発明の効果】以上説明したように、卒発明によれば、アナログ部とデジタル部とを同一のチップ上に録配化するに当り、アナログ部とデジタル部に則々の公認供給手段にて宏力を供給する一方、チップ上のアナログ部とデジタル部との位界部分に、アナログ部・デジタル部の公認供給手段とは独立した基準公位付与手段を設けてアナログ部とデジタル部を分配したことにより、デジタル部で発生した鉛音がアナログ部には回り込まず、当該基準では付与手段を経由して外部の基準公位点へ出力されるため、アナログ部とデジタル部の相互干渉を抑えることができる。

【図面の簡単な説明】

(図1) 本発明が適用される例えばテレビジョン放送の チューナ部の船成を示すブロック図である。

【図2】本発明の一実施形感を示すチップのレイアウト パターンの侵略断面図である。


【図3】PLL回路の松成を示すブロック図である。


【図4】エミッタ結合跨理回路(A)および電流注入論理回路(B)の一例を示す回路図である。

【図5】エミッタ結合論理回路の代表的な回路であるデ ータフリップ・フロップ回路の回路構成の一例を示す回 路図である。

#### 【符号の説明】


11…アンテナ、13…高周波増幅器、15…ミキサ、 16…発振器、17…PLL回路、18…中間周波増幅\* \*器、21…半導体基板、22…アナログ部、23…デシ タル部、24.26…正側電源端子、25.27…負側 電源端子、28、32…電源パターン、29,33…グ ランドパターン、36…基準電位パターン、38…基準 電位始子







[図3]

[図2]







(図5)

## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.